TSMC được cho là cân nhắc tăng giá CoWoS 20%

Khi các bộ tăng tốc AI ngày càng lớn gây áp lực lên năng lực đóng gói tiên tiến, nguồn cung CoWoS của TSMC vẫn trong tình trạng khan hiếm. Theo các nguồn tin trong chuỗi cung ứng được Commercial Times dẫn lại, tập đoàn đúc chip hàng đầu này được cho là đang cân nhắc tăng giá lên tới 20%, trong khi thời gian chờ đóng gói tại một số khâu đã kéo dài.

Áp lực về giá xuất hiện khi nhu cầu đóng gói tiên tiến không còn giới hạn ở GPU AI mà đang mở rộng sang CPU máy chủ và các ASIC tùy chỉnh, khiến lượng đơn hàng tồn đọng chưa được đáp ứng ngày càng tăng. Trong bối cảnh đó, Commercial Times đưa tin các nhà máy đúc chip và các đơn vị cung cấp dịch vụ đóng gói, lắp ráp và kiểm thử bán dẫn theo hợp đồng (OSAT) đang cân nhắc một đợt tăng giá CoWoS mới ở mức 10%–20%.

Thời gian kiểm thử chip AI kéo dài cũng đang trở thành một nút thắt khác, làm gia tăng áp lực lên năng lực đóng gói và kiểm thử. Commercial Times cho biết chu kỳ kiểm thử dài hơn đang khiến công suất của các công đoạn này thêm căng thẳng. Làm rõ hơn thách thức này, Seoul Economic Daily, dẫn nguồn từ Nomura Securities, cho biết quá trình kiểm thử cuối cùng của NVIDIA Blackwell được ước tính mất thời gian gấp 4 lần Hopper, trong khi Rubin có thể cần thời gian gấp 7 lần.

Tình trạng thiếu hụt công suất cũng đang lan sang chuỗi cung ứng thiết bị. Theo Commercial Times, thời gian giao thiết bị đã kéo dài lên 6–8 tháng, so với mức 3–6 tháng trước đây, khi khách hàng ưu tiên đảm bảo lịch giao hàng hơn là đàm phán giá.

Ngay cả TSMC dường như cũng đang thay đổi cách thức mua sắm thiết bị trước tình trạng nguồn cung thắt chặt. Theo Commercial Times, nhà sản xuất chip này vốn thường đàm phán giảm giá hoặc yêu cầu bổ sung tính năng mà không phát sinh chi phí, nhưng trong năm nay được cho là đã đặt mua thiết bị theo mức giá hiện hành mà không yêu cầu chiết khấu hay nâng cấp bổ sung.

Đáng chú ý, CoWoS không phải hạng mục duy nhất TSMC dự kiến tăng giá. Theo Liberty Times, công ty đã hoàn tất kế hoạch tăng giá gia công wafer đầu ra từ 3%–6%, bắt đầu từ tháng 1/2027, tùy theo tiến trình công nghệ. Các tiến trình tiên tiến như 2nm và 3nm dự kiến ghi nhận mức tăng cao nhất.

TSMC đẩy mạnh mở rộng công suất CoWoS

Trước nhu cầu CoWoS ở mức cao, TSMC tiếp tục mở rộng năng lực đóng gói tiên tiến. Các nhà phân tích được Commercial Times dẫn lời ước tính công suất CoWoS hàng tháng sẽ vượt 130.000 wafer trong năm 2026 và hướng tới 200.000 wafer vào năm 2027.

Trong khi đó, Goldman Sachs dự báo công suất CoWoS của TSMC sẽ đạt 1,275 triệu wafer trong năm 2026, tương đương khoảng 106.000 wafer mỗi tháng. Sang năm 2027, công suất dự kiến tăng vọt 114% so với cùng kỳ, lên 2,73 triệu wafer, tương đương 227.500 wafer mỗi tháng. Goldman Sachs cho biết công suất sẽ tiếp tục tăng thêm 27% trong năm 2028, đạt 3,48 triệu wafer, tương đương gần 290.000 wafer mỗi tháng.

Bên cạnh việc mở rộng công suất, TSMC cũng đang phát triển các công nghệ đóng gói tiên tiến để đáp ứng nhu cầu về những chip AI có kích thước ngày càng lớn.

Trong cuộc họp công bố kết quả kinh doanh gần nhất, Chủ tịch kiêm CEO C.C. Wei nhấn mạnh tỷ lệ thành phẩm cao đối với giải pháp đóng gói có kích thước gấp 5 lần giới hạn reticle, công nghệ hiện đã được đưa vào sản xuất hàng loạt. Ông đồng thời xác nhận công ty đang phát triển các giải pháp có kích thước gấp 9 lần và 14 lần giới hạn này.

TSMC cũng đang đẩy mạnh phát triển công nghệ CoPoS nhằm hỗ trợ các gói chip lớn hơn với chi phí thấp hơn. Theo Commercial Times, giải pháp đóng gói kích thước 14 lần giới hạn reticle được định hướng triển khai vào năm 2028.

Nguồn: Trenforce, trích dẫn Commercial Times (27/10/2026)