Intel giới thiệu kiến trúc XBM, hướng tới thay thế HBM không cần interposer

Khi nhu cầu chip AI tiếp tục bùng nổ, bộ nhớ băng thông cao (HBM) hiện nay đang đối mặt với các thách thức về nguồn cung và chi phí, thúc đẩy ngành công nghiệp tìm kiếm những công nghệ bộ nhớ thay thế.

Theo Tom's Hardware, đơn xin cấp bằng sáng chế của Intel được công bố vào ngày 2/7/2026 đã hé lộ kiến trúc Cross-Batch Memory (XBM), được thiết kế nhằm giảm bớt những hạn chế về đóng gói và chi phí của HBM hiện nay vốn dựa trên công nghệ interposer. Theo báo cáo, thiết kế này hướng tới việc đạt kích thước (footprint) tương đương HBM4, đồng thời thay thế DRAM truyền thống và giao tiếp song song siêu rộng (ultra-wide interface) bằng các transistor ở lớp back-end-of-line (BEOL) cùng các liên kết nối tiếp Universal Chiplet Interconnect Express (UCIe).

Theo Wccftech, XBM được kỳ vọng sẽ được thương mại hóa sau năm 2030, phù hợp với lộ trình của ZAM – kiến trúc bộ nhớ mà Intel đang đồng phát triển cùng SAIMEMORY, công ty con của SoftBank.

Kiến trúc và ưu điểm của XBM

Kiến trúc được đề xuất xoay quanh các khối DRAM kết nối với một khối I/O UCIe hoạt động ở tốc độ 32 GT/s, trong đó tín hiệu I/O được định tuyến thông qua đế (base die).

Theo Wccftech, mỗi stack XBM có dung lượng từ 0,5 GB đến 5 GB trên mỗi die. Mỗi kênh con (sub-channel) bao gồm 12 khối dữ liệu. Một stack XBM 8 tầng (8-high) có thể chứa tối đa 96 khối dữ liệu, trong khi stack 16 tầng (16-high) có thể đạt 192 khối dữ liệu. Các kênh này hoạt động ở tần số 2 GHz.

Báo cáo cũng cho biết XBM có thể được triển khai với nhiều cấu hình đóng gói khác nhau, bao gồm Memory-on-Package (MoP), cho phép đạt băng thông và dung lượng cao hơn trong các thiết kế có kích thước nhỏ gọn.

Một điểm đáng chú ý là die bộ nhớ sử dụng công nghệ DRAM 1T1C (một transistor, một tụ điện) dạng back-end, trong đó các transistor được chế tạo ở các lớp kim loại back-end-of-line (BEOL) thay vì lớp silicon front-end truyền thống. Theo Wccftech, cách tiếp cận này giúp cải thiện đáng kể hiệu quả sử dụng diện tích, tạo thêm không gian cho các kết nối xuyên silicon (TSV - Through-Silicon Via), từ đó tăng mật độ bộ nhớ và băng thông.

Thách thức về cạnh tranh và hệ sinh thái

Thị trường HBM toàn cầu hiện nay đang được thống trị bởi các nhà sản xuất Hàn Quốc.

Theo Global Economic News, HBM truyền thống có chi phí sản xuất cao do sử dụng quy trình micro-bump để xếp chồng các die DRAM theo chiều dọc, trong khi silicon interposer làm tăng đáng kể độ phức tạp trong việc định tuyến tín hiệu cũng như chi phí sản xuất. Kiến trúc XBM mà Intel đề xuất được phát triển nhằm giải quyết những hạn chế này.

Tuy nhiên, Global Economic News cũng nhận định rằng đề xuất của Intel khó có thể làm thay đổi ngay cục diện cạnh tranh của thị trường.

SK hynix và Samsung Electronics đã dành nhiều năm để phát triển các công nghệ giúp giảm chi phí, bao gồm chiplet tiêu chuẩn, UCIe và công nghệ đóng gói fan-out nhằm giảm sự phụ thuộc vào interposer.

Bên cạnh đó, khả năng tương thích nền tảng và hệ sinh thái phần mềm vẫn là những rào cản lớn đối với việc áp dụng các kiến trúc bộ nhớ mới. Hệ sinh thái bộ tăng tốc AI toàn cầu do NVIDIA dẫn dắt hiện được tối ưu cho kiến trúc HBM hiện tại và các giao tiếp song song băng thông rộng, khiến việc chuyển đổi sang các kiến trúc bộ nhớ thay thế trở nên phức tạp hơn.